您的位置：首页 >> 最新资讯

直击台积电2022年技术论坛现场：最新产能规划、2nm芯片、特色工艺全覆盖

最新资讯 2022-07-05 14:44:32 阅读量 ()

受疫情影响，台积电2022年技术论坛依旧选择在线举行。有关本次技术论坛的几大重点板块，涉及：7nm至2nm先进工艺、产能现状、包括射频/连网性、CMOS影像感测、MEMS和电源管理芯片在内的特色工艺规划等。

过去的两年里，新冠肺炎疫情加速了全球数字化转型进程，影响渗透至各个产业。在这段时间里，科技的进步大幅地帮助和改变了企业及人们的工作方式，距离不再成为限制。无论是人工智能、5G、还是即将到来的6G技术，新世界已经重新定义了自动驾驶、数字医疗、数字货币、高性能计算(HPC)、气候变迁等领域。

台积电总裁魏哲家日前在台积电2022年技术论坛上发表主题演讲时称，“仅在去年一年里，我们就见证了半导体经济架构的根本转变”。例如随着人们对边缘设备智能性和数据中心大规模运算能力的需求越来越高，高能效、低能耗、功率效率变得尤为重要。同时，为了实现更优异的系统级性能，3D IC在市场上的机会也将同步增长。Allied Market Research预计，在2022年至2030年之间，3D IC市场的复合年增长率将超过20%。

他援引Gartner的数据称，半导体产业营收增长率超过25%。该趋势预计将在接下来的十年里持续下去，从而在2030年达到年营收1万亿美元的规模。

但魏哲家同时指出，其实早在疫情之前，出于地缘政治的考虑，不少企业就已经开始将供应链的弹性视为比成本更重要的因素，只不过疫情加速了这个趋势。因此，转向增加库存成为企业普遍的做法，以尽量减少供应中断，并越来越倾向于更本地化的供应链。

另一方面，结构性增长导致了先进和成熟工艺制程供不应求。成熟工艺制程的成本结构现在反映了尖端技术的情况，在这种情况下，产能扩张意味着必须扩建新的晶圆厂。

《国际电子商情》也在第一时间整理了本次技术论坛的几大重点板块，涉及：7nm至2nm先进工艺、产能现状、包括射频/连网性、CMOS影像感测、MEMS和电源管理芯片在内的特色工艺规划等。

持续扩大产能投资

从透露出的信息来看，2018-2022年，台积电先进制程产能的年复合成长率为70%，2022年5nm产能会是2020年(量产首年)四倍以上；特色工艺产能占台积电成熟制程产能的比重将会从2018年的45%提升至2022年的63%，与2021年相比，2022年12寸晶圆的特色工艺产能会成长14%；EUV机台总数量占全球EUV机台的55%。

与此相对应的是，过去三年中，台积电的资本支出增加了超过一倍，从2019年低于150亿美元，增加至2021年的300亿美元，再到2022年的400-440亿美元，主要是为先进工艺制程、成熟工艺制程和3DFabric建置产能。

在新晶圆厂规划方面，在建中的南京28纳米晶圆厂预计于今年第四季度开始量产；美国亚利桑那州的晶圆厂正在兴建当中，预计于2024年量产5纳米工艺；日本熊本工厂正在扩厂建设，用以提供12/16纳米和28纳米家族技术的晶圆制造服务，来满足全球市场对特殊工艺的强劲需求，预计于2024年开始量产。

而在台湾本地，台南Fab 18第五、六、七、八、九期将成为3nm制程生产基地；新竹Fab 20将成为2nm制程生产基地；位于高雄的Fab 22将增加7nm和28nm产能，预计于今年下半年动工，2024年投入量产。

先进封装方面，目前，台积电在竹南拥有一座3DFabric的全自动化工厂，将先进测试、SoIC和InFO/CoWoS运作整合在一起。根据规划，台积电已经在2022年开始了SoIC芯片堆栈制造，并计划在2023年开始3DFabric的全面运作。产能方面，预计其2022年先进封装产能将比2018年扩大3倍，并在2026年将产能扩大到20倍以上。

2nm，2025年量产

以稳定和可预测的速度提供领先业界的技术发展，强化每个工艺技术的性能、功耗和密度(PPA)，同时保持设计规则的兼容性，以实现硅IP的再利用，是台积电在先进工艺方面设定的目标。

7纳米家族

台积电7nm工艺在2018年进入量产阶段，覆盖智能手机、CPU、GPU和XPU、射频和消费电子等多个应用领域，预计到2022年底以前，产品设计定案的累积数量将超过400个。

5纳米家族

今年是台积电5nm技术进入量产的第三年，智能手机、5G、AI、网络和高性能计算产业是其主要应用领域，公司大量生产的经验不仅应用于良率的提高，还应用于性能、设计规则和芯片密度的提升，预计到今年年底将有超过150个产品设计定案。

目前，台积电已经将N4、N4P和N4X技术加入5纳米家族，有望为即将到来的5纳米产品提供持续的PPA升级。数据显示，从N5到N4X，产品性能提升了15%，芯片密度提高了6%，并同时保持了设计规则的兼容性，以实现设计再利用、更多功能和更佳的规格提升。

2021年，在16FFC、N7基础上，台积电还面向汽车产业应用升级推出了最先进的N5A汽车平台计划，相关设计生态系统预计在今年第三季度通过AEC-Q100 Grade-2等级认证。

3纳米家族

台积电3纳米工艺技术将继续采用FinFET半导体结构，并认为此工艺的性能和技术成熟度最能够满足产业的需求。目前来看，N3工艺正按计划顺利推进，将于2022年下半年量产，N3E将于2023年下半年量产。

考虑到减少鳍片数量对提升PPA至关重要。今年，台积电在3纳米技术基础上推出了TSMC FINFLEX这一创新型突破架构，它结合了工艺制程和设计的创新，提供了极致的设计弹性，在高性能和低功耗两者间实现了完美的平衡。

通过在一个设计区块中混合不同的组件高度，FINFLEX架构将3纳米家族技术的产品性能、功率效率和密度进一步提升，让芯片设计人员能够在相同的芯片上利用相同的设计工具来选择最佳的鳍结构支持每一个关键功能区块，分别有3-2鳍、2-2鳍、以及2-1鳍结构可供选择：

3-2鳍—最快的频率和最高的效能，满足最高要求的运算需求
2-2鳍—高效性能，在性能、功率效率和密度之间取得良好的平衡
2-1鳍—超高的功效、最低的功耗、最低的漏电和最高的密度

这样的设计，使N3E实现了从N5的全一代微缩，为移动和HPC应用提供了完整的平台支持，并将具有更强的性能、功率和较低的工艺制程复杂性。但这种新模式需要新的设计规则和新的布局。台积电一直在与电子设计自动化伙伴合作，确保所有主要EDA工具都经过认证，并针对FINFLEX架构进行了优化。

2纳米家族

在过去的15年中，台积电一直在研究纳米片(nanosheet)晶体管，并坚信N2是导入纳米片晶体管的合适工艺制程。

由于纳米片晶体管具有卓越的低Vdd性能，N2在正常Vdd及相同的功耗下，性能提高了15%，在较低的Vdd(0.55V)下，优势扩大到26%。在纳米片晶体管和设计技术协同优化(DTCO)的帮助下，相较于N3E，N2在相同功耗下的速度提升了10-15%，在相同速度下功耗降低25-30%。目前，N2的开发按计划顺利推进，预计于2025年量产。

N2之后的技术创新

在N2之后，台积电的创新将集中在新型晶体管结构、新材料、持续微缩和新导体材料等方面。例如，多年来，标准半导体架构的演变已经从平面式晶体管转至鳍式场效晶体管(FinFET)，并将再次发展到纳米片晶体管。甚至在纳米片之外，未来也还有许多可能的方向，包括CFET(垂直堆栈的nFET和Pfet)。除此之外，台积电还期待在2D材料、1D碳纳米管等方面实现突破，在不断微缩的同时，克服芯片移动性方面的挑战。

EUV发展蓝图

为了积极解决关键工艺制程的间距缩小问题，从N7+开始，台积电开始采用EUV曝光设备和多重曝刻技术，并预计在2024年引进High-NA EUV曝光设备，以开发客户所需的相关基础架构和曝刻解决方案，以支持创新。

2025年，特殊工艺产能增加近50%

近年来，台积电在特殊技术的投资的复合年增长率超过64%，几乎是过去投资速度的三倍。在接下来的几年内，台积电预计会进一步扩增特殊工艺产能，到2025年，特殊工艺产能增加近50%。

最能说明特殊技术需求增长的是智能手机和汽车。

智能手机将通过更多的传感器获得更多的功能，在不同的频段有更多的射频/Wi-Fi连接，为新的和独特的应用提供更先进的信号处理，以及越来越多的PMIC或电源IC。

图源：TSMC

随着汽车变得更智能，除了传统的微控制器之外，它们还需要更多的传感器、雷达和联网性，电动车还需要更多的电源管理IC。

图源：TSMC

支持物联网和边缘人工智能的超低功率技术

继N12e工艺之后，台积电宣布的下一代物联网平台是N6e。N6e以先进的7纳米技术为基础，将为物联网应用带来更加节能的运算能力。相较于22ULL，N12e可以提供约1.7倍的闸密度，而N6e将是N12e的3倍左右。

支持5G和连网性的先进射频技术

先进的射频产品需要更高效能和低功耗的运算能力。相较于N16 RF，N6RF的功耗降低49%，面积减少55%，能够完全抵消Wi-Fi 7增加的功耗/面积需求。

MCU/嵌入式非挥发性内存

以MRAM和RRAM为代表的新型嵌入式内存技术，已经在22纳米和40纳米工艺上投产，下一代12RRAM技术预计将在2023年底前完成。其中，40RRAM的生产自2022年第一季以来持续在进行当中，在40纳米和22纳米工艺上都有多款客户产品设计定案；22MRAM目前正在生产，以支持物联网/穿戴式应用；而16MRAM则预计在2022年进行消费电子应用认证，在2023年进行汽车应用认证。

CMOS影像感测

台积电相信CMOS影像感测的未来在于多晶圆混合堆栈。利用这一先进的晶圆堆栈整合技术，客户可以解决像素缩放的问题，同时在传感器旁边整合更多的节能运算能力。

显示器

在5G、人工智能和AR/VR的推动下，许多新的应用对更高分辨率和更低功耗的需求与日俱增。台积电μDisplay on silicon技术可以提供高达10倍的像素密度，以实现例如AR和VR中使用的近眼显示器所需的高分辨率。

3DFabric系统整合解决方案

尽管当前单一芯片可以整合超过500亿个晶体管，然而这还是无法满足超大规模运算的超高效能需求，以解决癌症和气候变迁相关应用带来的挑战。为了实现这样的运算能力，有效地整合许多小芯片成为新的设计趋势。

3DFabric是台积电推出的系统整合解决方案，结合了硅芯片技术、TSMC-SoIC芯片堆栈平台、以及整合型扇出(InFO)和CoWoS先进封装平台。其SoIC芯片堆栈晶圆(CoW)开发从具有9微米键合间距的N7-on-N7堆栈开始，并已经开始通过N7-on-N7 SoIC-CoW工艺进行生产，随后是更先进的硅节点和更细的键合间距。一个成功案例来自AMD，在采用SoIC-CoW技术后，他们成功将SRAM堆栈成世界上第一个基于SoIC的CPU的3级高速缓存，见证了显著的效能提升。